Dentro de un conmutador: ASIC, SerDes, grupos de puertos, plano de control

Un puerto de conmutador es la última parada antes del transceptor, y la mayor parte de lo que un módulo puede hacer (qué velocidades, si funciona el breakout, cuántos puertos pueden ejecutar 25G a la vez, con qué frecuencia se sondea el DDM) lo decide el silicio y el firmware que hay detrás de ese puerto. Esta página abre la caja: el ASIC de reenvío y su SerDes, cómo se agrupan los carriles en puertos, qué hace la CPU del plano de control con el bus de dos hilos, y de dónde vienen la potencia y el calor para la óptica.

Diagrama de bloques de un conmutador: jaulas del panel frontal, PHY y retimers, ASIC de reenvío, CPU del plano de control con NOS, bus I²C, alimentación y ventiladores

Los tres planos

Plano	Hardware	Qué hace por la óptica
Plano de datos	ASIC de reenvío (silicio comercial como Broadcom Trident/Tomahawk, Marvell, Nvidia Spectrum, o personalizado por el fabricante), su SerDes, PHY/retimers	impulsa los carriles eléctricos hacia el módulo, ejecuta PCS/FEC, MAC, reenvío
Plano de control	una CPU de propósito general que ejecuta el sistema operativo de red	lee las EEPROM de los módulos por I²C, valida la identidad, aplica políticas, configura los carriles, sondea el DDM, levanta alarmas
Gestión	Ethernet/consola fuera de banda, a veces un BMC	donde se ve `show interface transceiver` y el syslog

El plano de datos es rápido y tonto; el plano de control es lento y toma las decisiones. Por eso un módulo puede ser eléctricamente perfecto y aun así estar «no admitido»: la CPU dijo que no (Qué hace el host).

SerDes y carriles

Cada puerto es un conjunto de carriles SerDes procedentes del ASIC. Su tasa por carril es una propiedad de la generación del chip:

Generación de ASIC (típica)	Carril SerDes	Opciones de puerto
era 1G	1.25 GBd	SFP 1G, RJ45
10G	10.3 GBd	SFP+; 4 carriles → QSFP+ 40G
25G	25.78 GBd NRZ	SFP28; 4 carriles → QSFP28 100G; a menudo con reserva a 10G
50G	26.5 GBd PAM4	SFP56; QSFP56 200G; 8 carriles → 400G (QSFP-DD/OSFP)
100G	53.1 GBd PAM4	QSFP112; 8 carriles → 800G
200G	106 GBd PAM4	8 carriles → 1,6T (OSFP224, OSFP-XD a 16 carriles)

Un módulo necesita una tasa de carril que el SerDes pueda producir. Un puerto con SerDes de 25G impulsa un módulo de 10G solo si el SerDes también admite la tasa inferior (la mayoría lo hace); un carril PAM4 de 50G no se puede ralentizar a un carril NRZ de 25G en algunos chips, de ahí el «este puerto no admite 25G» (Generaciones de Ethernet).

Grupos de puertos y restricciones de velocidad

Los SerDes se organizan en cuartetos (grupos de cuatro carriles que comparten reloj/PLL). Consecuencias:

Grupos de velocidad — en muchas plataformas de 25G, los cuatro puertos SFP28 de un cuarteto deben ejecutar todos 10G o todos 25G; mezclarlos se rechaza o degrada en silencio (Velocidad y tasa).
Breakout — los cuatro carriles de un puerto QSFP pueden convertirse en cuatro puertos solo si el ASIC y el mapeo de PHY del puerto lo permiten; a menudo solo ciertos puertos (o uno de cada dos) pueden hacer breakout, y habilitarlo deshabilita un vecino (Cableado breakout y MPO).
FEC por grupo de puertos — el modo FEC a veces se comparte en todo un grupo.
Enlaces ascendentes sobresuscritos — algunos diseños multiplexan más carriles de panel frontal de los que tiene el ASIC, así que no todos los puertos pueden funcionar a tasa completa simultáneamente.

La guía de hardware de la plataforma enumera estas reglas por puerto; no son visibles en el módulo.

PHY, retimers y gearboxes en la placa

Entre el ASIC y la jaula puede haber un PHY (para puertos RJ45), un retimer (para limpiar pistas de PCB largas en cajas de alta densidad), una gearbox (por ejemplo, 2 × 50G de carriles del ASIC ↔ 4 × 25G de carriles del módulo en algunos diseños de 100G) o un motor MACsec. Cada uno añade latencia y sus propias limitaciones de velocidad/FEC, y cada uno es otro punto donde un carril puede quedar mal configurado. Que un puerto esté «conectado directamente al ASIC» importa para la óptica LPO, que necesita el propio ecualizador del ASIC para llegar al módulo (Modulación y DSP).

El plano de control y el bus de dos hilos

La CPU llega a las EEPROM de los módulos a través de multiplexores I²C (un bus por puerto o por grupo), a menudo mediante una CPLD/FPGA que también gestiona los pines de presencia, LPMode, reset e interrupción (Interfaz de dos hilos).
El arranque es una secuencia de software: detectar → leer identidad → validar → encender → configurar carriles → habilitar Tx → sondear DDM; las versiones de NOS difieren en cuán a fondo implementan CMIS (Problemas CMIS).
El sondeo de DDM lo programa la CPU, normalmente cada pocos segundos hasta un minuto; cientos de puertos comparten una CPU de gestión, así que un sondeo SNMP intenso puede ralentizarla (Lectura de DDM con herramientas).
La política (listas blancas, errdisable, overrides de terceros) es código puro del plano de control (Cómo valida cada NOS un módulo).

Alimentación y refrigeración para la óptica

Elemento	Típico	Notas
3,3 V por jaula	limitado por clase: 1,5 W (SFP+), 3,5–5 W (QSFP28), 12–15 W (QSFP-DD), 15–25+ W (OSFP)	superarlo → el módulo se mantiene en bajo consumo (Potencia y térmica)
Flujo de aire del panel frontal	de delante hacia atrás o de atrás hacia delante	una orientación del disipador del módulo incompatible o entradas de aire bloqueadas sobrecalientan la óptica
Presupuesto total de óptica	32 × 12 W ≈ 0,4 kW en una caja de 400G; 64 × 16 W ≈ 1 kW en 800G	una parte significativa de la capacidad de la fuente de alimentación del conmutador

Buffers, reenvío y qué tienen que ver con la óptica

Casi nada, salvo que las funciones de congestión (PFC, ECN) interactúan con los errores de enlace: un puerto que descarta tramas por CRC parece congestión para el almacenamiento y RDMA (Ethernet sin pérdidas). La capacidad de reenvío (Tb/s), el tamaño de los buffers y el de las tablas deciden el papel del conmutador (Roles y topologías), no su óptica.

Silicio comercial frente a personalizado, NOS abierto frente a cerrado

Modelo	Ejemplos	Consecuencia para la óptica
ASIC comercial + NOS del fabricante	la mayoría de los conmutadores de empresa y de centro de datos	la política del fabricante decide el soporte de óptica; los límites de hardware vienen del ASIC
ASIC comercial + NOS abierto	SONiC, Cumulus en hardware de caja blanca	la política es mínima; las pruebas de compatibilidad son responsabilidad propia
ASIC personalizado + NOS del fabricante	algunas plataformas de operador y de centro de datos de gama alta	integración estrecha; a menudo la validación más estricta

El panorama de los NOS y su comportamiento con la óptica: Sistemas operativos de red.

En CodingBox

Las decisiones del conmutador se toman sobre los bytes de identidad del módulo, y eso es lo que CodingBox muestra y edita: códigos de tasa y aplicaciones que el SerDes debe admitir, clase de potencia frente a la jaula, conector y tecnología para la ruta de PHY del puerto (Check transceiver, EEPROM editor).

Los conjuntos de carriles que el SerDes entrega a la jaula — SFI, 25GAUI, CAUI-4, 400GAUI-8, 800GAUI-8 — con puntos de cumplimiento C2M y mapeo de carriles: XGMII, XAUI y la familia AUI; toda la escalera de MII a AUI: Interfaces independientes del medio.

Cómo se empaquetan estas partes — fijo, chasis con tarjetas de línea y fabric, apilable, industrial, caja blanca — con dirección del flujo de aire y redundancia: Clases de conmutadores y factores de forma; cómo se llaman los puertos una vez montada la caja en el rack: Nomenclatura de puertos y LED.

Si encuentra una inexactitud o un error en este material, seleccione el fragmento correspondiente y pulse Ctrl+Enter para .