XGMII, XAUI, XFI/SFI e a família AUI: de 10G a 800G

A partir de 10 Gigabit, a interface entre host e módulo é um conjunto de lanes seriais, e o nome dela informa a taxa, o número de lanes e a modulação: o SFI é 1 lane NRZ de 10G, o CAUI-4 são 4 lanes de 25G, o 400GAUI-8 são 8 lanes PAM4 de 50G, o 800GAUI-8 são 8 lanes PAM4 de 100G. O módulo precisa aceitar exatamente esse conjunto, retemporizá-lo ou amplificá-lo, e mapeá-lo para suas lanes ópticas, que podem ser em número diferente. Esta página lista as interfaces, a distinção entre chip-to-chip e chip-to-module com seus pontos de conformidade, as especificações OIF CEI por trás delas, o mapeamento de lanes elétricas para ópticas, e quem faz o condicionamento de sinal em cada geração.

10 Gigabit

Interface	Forma	Onde	Notas
XGMII (Cl. 46)	dados de 32 bits + controle de 4 bits em cada sentido, DDR a 156,25 MHz, 74 sinais	on-chip entre o MAC e o PCS	≤ 7 cm; não usado em placas hoje
XAUI (Cl. 47)	4 lanes × 3,125 GBd, 8b/10b	MAC/XGXS ↔ PHY; módulos XENPAK, X2, XPAK	até 50 cm de PCB; obsoleto para módulos
RXAUI	2 × 6,25 GBd	ASIC ↔ PHY (Marvell)	XAUI com economia de pinos
XFI (XFP MSA)	1 × 10,3125 GBd, 64b/66b	host ↔ XFP	o módulo contém CDR, uma interface retemporizada (XFP)
SFI (SFF-8431)	1 × 10,3125 GBd, 64b/66b	host ↔ SFP+	o módulo geralmente é limitante ou linear sem CDR; o SerDes do host faz a equalização; pontos de conformidade B (saída do host), C (saída do módulo), D na entrada do host (SFP+)
10GBASE-KR (Cl. 72)	1 × 10,3125 GBd com treinamento de enlace	backplane; ASIC ↔ PHY 10GBASE-T	AN Clause 73
USXGMII	1 × 10,3125 GBd, com adaptação de taxa	ASIC ↔ PHY multigig	SGMII e gigabit serial

A opção “linear” do SFI carregava o 10GBASE-LRM: o módulo passa o sinal multimodo distorcido de forma linear, e a compensação eletrônica de dispersão (EDC) do host o limpa: a antecessora da ideia atual de LPO.

25, 40, 50 Gigabit

Interface	Lanes	Padrão	Gaiola (cage)
25GAUI	1 × 25,78125 GBd NRZ	Annex 109A (C2C), 109B (C2M)	SFP28
XLAUI	4 × 10,3125 GBd	Annex 83A/B	QSFP+ (40GBASE-LR4 etc.)
XLPPI	4 × 10,3125, interface física paralela não retemporizada	Annex 86A	QSFP+ SR4/CR4 sem CDR
50GAUI-2	2 × 26,5625 GBd NRZ	Annex 135B/C	QSFP28 (breakout 2 × 50G), SFP56 (alguns)
50GAUI-1	1 × 26,5625 GBd PAM4	Annex 135D/E	SFP56, módulos 50GBASE-SR/FR/LR

100 Gigabit

Interface	Lanes	Padrão	Gaiola (cage)
CAUI-10	10 × 10,3125 GBd	Annex 83A/B	CFP, CXP, 100GBASE-SR10
CAUI-4	4 × 25,78125 GBd NRZ	Annex 83D (C2C), 83E (C2M)	QSFP28, CFP2/CFP4
CPPI-4	4 × 25,78, não retemporizado	estilo Annex 86A para SR4	QSFP28 SR4 sem CDR (raro)
100GAUI-4	4 × 26,5625 GBd NRZ (com enquadramento RS-FEC(544))	Annex 135D/E	QSFP28 em modo 100GBASE-CR4/KR4 KP4
100GAUI-2	2 × 53,125 GBd PAM4	Annex 135F/135G (C2M)	lanes 100G do QSFP56, breakout 2 × 100G, módulos DR/FR1 com hosts de 2 lanes
100GAUI-1	1 × 106,25 GBd PAM4	Annex 120F/120G (C2M) (802.3ck)	QSFP112, OSFP 100G por lane, SFP112

200, 400, 800 Gigabit

Interface	Lanes	Padrão	Gaiola (cage)
200GAUI-8	8 × 26,5625 GBd PAM4	Annex 120B/C	QSFP-DD em modo 200G (raro)
200GAUI-4	4 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP56, OSFP/QSFP-DD 2 × 200G
200GAUI-2	2 × 106,25 GBd PAM4	Annex 120F/G	QSFP112 2 × 200G, OSFP
400GAUI-16 (CDAUI-16)	16 × 26,5625 GBd NRZ	Annex 120B/C	CFP8
400GAUI-8 (CDAUI-8)	8 × 53,125 GBd PAM4	Annex 120D/120E (C2M)	QSFP-DD, OSFP (400G)
400GAUI-4	4 × 106,25 GBd PAM4	Annex 120F/120G (C2M)	QSFP112, OSFP 400G, metade de uma porta de 800G
800GAUI-8	8 × 106,25 GBd PAM4	anexos do 802.3df (C2C/C2M)	OSFP, QSFP-DD800
800GAUI-4 / 1.6TAUI-8	4 / 8 × 212,5 GBd PAM4	802.3dj (em andamento)	OSFP224, OSFP-XD, QSFP-DD1600

C2C vs. C2M e pontos de conformidade

	Chip a chip (C2C)	Chip a módulo (C2M)
Caminho	ASIC ↔ ASIC/PHY na mesma placa ou através de um conector	ASIC → PCB do host → conector da gaiola (cage) → PCB do módulo → IC do módulo
Alcance	até ~25–50 cm (NRZ), menos em PAM4	~10–15 cm de trilha do host + conector
Pontos de teste	TP0/TP5 nos pinos do chip	TP1 (saída do host no conector do módulo), TP1a (depois de um canal de referência = entrada do módulo), TP4 (saída do módulo no conector), TP4a (na entrada do host depois do canal do host)
Papel do módulo	—	precisa atender à especificação de saída em TP4 (olho, jitter, métricas tipo TDECQ) e tolerar o sinal do host em TP1a com o olho estressado especificado
Retemporização	os dois chips retemporizam	o módulo retemporiza (CDR/DSP), ou é linear (LPO) e depende do host

Placas de host são qualificadas contra o canal de referência C2M; uma trilha de host longa ou com perdas (switches 800G de alto radix) é o motivo de retimers e gearboxes aparecerem em placas de switch (Por dentro de um switch).

OIF CEI por trás dos anexos do IEEE

OIF CEI	Taxa / modulação	Equivalente IEEE	Classe de alcance
CEI-28G-VSR	28 GBd NRZ	CAUI-4 C2M	alcance muito curto (módulo)
CEI-28G-SR / -MR / -LR	28 GBd NRZ	CAUI-4 C2C / backplane	curto / médio / longo (backplane)
CEI-56G-VSR-PAM4	56 GBd PAM4	400GAUI-8 / 200GAUI-4 C2M	módulo
CEI-56G-MR/LR-PAM4	56 GBd PAM4	classe 200GBASE-KR4	backplane
CEI-112G-VSR-PAM4	112 GBd PAM4	400GAUI-4 / 800GAUI-8 C2M	módulo
CEI-112G-XSR / -MR / -LR	112 GBd PAM4	die a die / C2C / backplane	—
CEI-112G-Linear-PAM4	112 GBd PAM4	interface de host LPO	módulo, linear
CEI-224G (em andamento)	224 GBd PAM4	800GAUI-4 / 1.6TAUI-8	—

A OIF publica os envelopes elétricos; os anexos do IEEE fazem referência a eles ou se alinham com eles.

Lanes elétricas vs. lanes ópticas

Módulo	Elétrico (host)	Óptico (linha)	Conversão no módulo
SFP+ 10GBASE-LR	1 × 10G	1 λ × 10G	nenhuma
40GBASE-LR4	4 × 10G	4 λ × 10G	nenhuma (mux WDM)
100GBASE-SR4 / LR4	4 × 25G NRZ	4 fibras / 4 λ × 25G	nenhuma
100GBASE-DR / FR1 / LR1	4 × 25G NRZ	1 λ × 100G PAM4	gearbox + DSP PAM4 (4:1)
100G em QSFP112 (100GAUI-1)	1 × 100G PAM4	1 × 100G PAM4	só retemporização
200GBASE-FR4	4 × 50G PAM4	4 λ × 50G PAM4	retemporização
400GBASE-DR4 / FR4	8 × 50G PAM4	4 fibras / 4 λ × 100G PAM4	gearbox 2:1 no DSP
400GBASE-SR8	8 × 50G PAM4	8 fibras × 50G PAM4	retemporização
400G em hosts 400GAUI-4	4 × 100G PAM4	4 × 100G PAM4	retemporização (ou LPO linear)
800G-DR8 / 2×FR4	8 × 100G PAM4	8 fibras / 2 × 4 λ × 100G	retemporização
800G-DR4 (200G/λ)	8 × 100G PAM4	4 × 200G PAM4	gearbox 2:1
1.6T-DR8 (OSFP224)	8 × 200G PAM4	8 × 200G PAM4	retemporização

O gearbox é o motivo de um módulo 400G-DR4 consumir 8–10 W e um 400G-SR8 consumir menos, e o motivo de o CMIS listar IDs de interface host e media separados por aplicação (CMIS).

Quem condiciona o sinal

Geração	No módulo	No host
SFP+ 10G (SFI)	amplificador limitante ou TIA linear; sem CDR na maioria	SerDes com equalização CTLE/DFE; EDC para LRM
XFP 10G (XFI)	CDR	SerDes simples
SFP28 25G, QSFP28 100G	CDR em Tx e Rx (contornável: bytes 98/99 do SFF-8636)	SerDes FFE/DFE; pré-ênfase programável nos bytes de controle do módulo (SFF-8636 página 03h 234–241: amplitude/ênfase de saída do Rx, equalização de entrada do Tx)
PAM4 200G–800G	retimer DSP com FFE/DFE/MLSE; ajustes do equalizador do lado do host via CMIS (página 10h/11h EQ de entrada do Tx, amplitude/pre-cursor/post-cursor de saída do Rx)	SerDes DSP
LPO 400G/800G	driver e TIA lineares, sem DSP	o DSP do SerDes do ASIC do switch compensa o canal inteiro; o host precisa ser compatível com LPO e conectado diretamente (DSP e LPO)
Cabos AEC/ACC retemporizados vs. lineares	AEC: DSP no plugue; ACC: amplificador linear	como acima (Interior dos cabos)

Seleção de taxa e controles de bypass do CDR: Seleção de taxa e aplicação, CDR.

No CodingBox

Para módulos SFF-8636, o CodingBox mostra os bits de presença de CDR, a capacidade de seleção de taxa e os bytes de controle de equalização/ênfase; para módulos CMIS, a tabela de aplicações com IDs de interface de host (CAUI-4, 400GAUI-8, 100GAUI-1…) contra IDs de interface de media: a declaração que um host usa para escolher o número de lanes e a modulação. Um módulo que anuncia apenas 400GAUI-8 não vai funcionar numa porta 400GAUI-4 (classe QSFP112), por melhor que seja sua óptica (Check transceiver, Páginas superiores do CMIS).

Se você encontrar uma imprecisão ou um erro neste artigo, selecione o trecho correspondente e pressione Ctrl+Enter para .