CDR — recuperação de clock e dados

Um enlace óptico serial não carrega um relógio separado: o receptor precisa recuperar o relógio a partir do próprio fluxo de dados e então reamostrar (“retemporizar”) os bits em relação a ele. O circuito que faz isso é o CDR (recuperação de relógio e dados). Onde o CDR fica — no host ou dentro do módulo — é uma das diferenças definidoras entre fatores de forma, e seus bits de controle fazem parte da memória que o CodingBox lê e codifica.

O que um CDR faz

1. Extrai o relógio das transições de bit recebidas com uma malha de captura de fase.
2. Retemporiza os dados — reamostra cada bit na borda de relógio recuperada, de modo que o ruído de temporização (jitter) acumulado no caminho é removido.
3. Regenera bordas limpas em direção ao próximo estágio (driver do laser no lado Tx, SerDes do host no lado Rx).

Um CDR, portanto, atua como um ponto de reinício de jitter. Todo enlace tem um orçamento de jitter compartilhado entre a trilha da PCB do host, o conector e o módulo; um retemporizador no módulo permite que o lado do host gaste sua parcela com mais folga.

Do lado do host ou do lado do módulo

É exatamente por isso que o SFP+ venceu o XFP para comutação densa de 10G, e por que os módulos de 100G esquentam mais que os de 40G.

Onde ele mora na memória do módulo

SFF-8636 (QSFP+/QSFP28) — veja SFF-8636:

CMIS (QSFP-DD, OSFP, QSFP112) — a página 01h anuncia o suporte a CDR de Tx/Rx e se o bypass é controlável; a página 10h contém os controles de habilitação (bypass) do CDR de Tx/Rx por lane, e a máquina de estados do data path não chega a activated se um CDR exigido não conseguir travar (Problemas de CMIS).

SFF-8472 (SFP/SFP+/SFP28) — sem controle padronizado de CDR; o CDR do módulo (se houver) é gerenciado internamente. O mecanismo relacionado visível para o host é a seleção de taxa, que alterna a largura de banda do receptor entre grupos de taxa.

Por que isso importa na prática

• Módulos multitaxa. Um CDR trava em uma faixa de taxas. Um módulo de 25G usado em 10G, ou um QSFP28 de 100G dividido em breakout para 4×10G, precisa ter um CDR que suporte a taxa mais baixa — ou o host precisa fazer bypass dele (byte 98 / CMIS). “Funciona em 25G, morto em 10G” geralmente é isso.
• Perda de travamento como diagnóstico. As flags de LOL indicam que o CDR não consegue recuperar um relógio: sinal degradado demais, taxa errada ou ausência de sinal — verifique a potência de Rx e as configurações de taxa antes de suspeitar do módulo (Níveis de DDM).
• Potência e latência. Cada retemporizador custa potência (dezenas a centenas de mW em 25G; watts para DSPs PAM4) e adiciona latência. Enlaces DAC curtos e fabrics sensíveis à latência frequentemente operam com o CDR em bypass.
• Consistência de codificação. Ao recodificar um QSFP28, os bits CDR presente (byte 129) precisam corresponder ao hardware: um host que acredita que os CDRs estão presentes pode deixá-los habilitados em uma taxa que o CDR ausente ou diferente não consegue suportar. Veja Especificações de hardware da família QSFP.

No CodingBox

O EEPROM editor nomeia esses campos ao passar o cursor — CDR present, CDR control, LOL flags, Options — conforme o SFF-8636 ou o CMIS, para que você possa ler a configuração de CDR de um módulo, ver se uma lane perdeu o travamento, e manter os bits de CDR consistentes com o hardware ao codificar a identidade.

“Conecta em 25G, morto em 10G” e outros sintomas de trava de taxa são trabalhados em Problemas de velocidade, taxa e modo.

Onde o CDR fica entre o driver, o TIA e o controlador, e como os módulos PAM4 o absorvem em um DSP com equalização e gearboxing: Eletrônica do módulo, Modulação e DSP.

Quais interfaces de host esperam um módulo retemporizado (XFI, CAUI-4 C2M, AUIs PAM4) e quais toleram um linear (SFI, LPO): XGMII, XAUI e a família AUI.