Selección de velocidad y aplicación: SFF-8079, SFF-8089

Muchos módulos de clase SFP pueden funcionar a más de una tasa de datos o en más de una aplicación (por ejemplo, 1/2/4GFC, o Ethernet y Fibre Channel). Dos pequeños documentos SFF definen cómo aprende un host lo que admite un módulo y cómo le indica qué modo usar.

Los documentos

SFF-8079 — cómo funciona la selección

La selección de tasa tiene dos mecanismos, y el módulo anuncia cuál admite:

• Selección de tasa por hardware — los pines RS0/RS1 del conector SFP. El host los pone en alto o en bajo para conmutar el ancho de banda del receptor del módulo (y, en módulos posteriores, del transmisor) entre grupos de tasa.
• Selección de tasa por software — bits en el área de control/estado A2h que hacen lo mismo a través de la interfaz de dos hilos, de modo que un host sin los pines RS cableados aún puede conmutar tasas.

Los bytes de identidad SFF-8472 del módulo declaran el esquema de selección de tasa que implementa (byte identificador de tasa), de modo que el host sepa si debe usar pines, bits o ninguno de los dos.

SFF-8089 — los códigos

SFF-8089 define los valores de código de tasa y aplicación escritos en la memoria del módulo: una pequeña tabla que dice «este módulo admite la aplicación X a la tasa Y». Los hosts leen los códigos para decidir si el módulo encaja con la configuración del puerto antes de intentar enlazar. Los propios valores de byte de identificador, conector y conformidad se comparten mediante SFF-8024.

Por qué importa para la codificación

Los códigos de tasa y aplicación están entre los bytes de identidad que verifica un switch. Un módulo codificado con códigos que no coinciden con su hardware, o al que le falta la aplicación que espera el puerto, o bien se niega a enlazar o negocia la tasa incorrecta. Al recodificar un módulo multitasa en el EEPROM editor, mantenga el identificador de tasa y los códigos de aplicación coherentes con lo que el módulo realmente admite.

Relacionado

• SFF-8472 — dónde viven los bytes de identidad y de identificador de tasa.
• Especificaciones de hardware de la familia SFP — los pines RS y la interfaz de baja velocidad.

Las interfaces de host entre las que conmutan los bits de selección de tasa —SFI, 25GAUI, CAUI-4 y las AUI de PAM4— y los controles de CDR/ecualización junto a ellas: XGMII, XAUI y la familia AUI.